使用VHDL设计表决电路 设计一个A、B、C三人表决电路。