用VHDL语言设计二选一数据选择器，并用元件例化构成三选一数据选择器。急需。。。

二选一选择器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MUX21 IS PORT( A:IN STD_LOGIC; B:IN STD_LOGIC; S:IN STD_LOGIC; Y:OUT STD_LOGIC ); END ENTITY MUX21; ARCHITECTURE MUX21A OF MUX21 IS BEGIN PROCESS(S,A,B) BEGIN IF S='